Электроника СС БИС

Для термина «БИС» см. другие значения.

«Электроника СС БИС» — советская векторно-конвейерная суперЭВМ на больших интегральных схемах (БИС). Архитектурно сходна с линией Cray. Введена в опытную эксплуатацию в 1989 году.

В конце 1970-х группа специалистов ИТМиВТ перешла в НИИ «Дельта» МЭП. Коллектив, во главе с Владимиром Андреевичом Мельниковым, решал задачу о применимости матричных БИС для создания высокопроизводительных вычислительных систем. Постепенно, от исследований перешли к разработке принципиально новой векторно-конвейерной супер-ЭВМ, получившей название «Электроника СС БИС». С 1983 года работа поддерживалась новым академическим Институтом проблем кибернетики РАН, главой которого стал академик Мельников.

Когда решался вопрос о выборе архитектуры будущей машины, был проведён анализ существующих на то время машин подобного типа. Выбор остановился на линии Сеймура Крея, откуда были взяты лишь основные архитектурные идеи и добавлены собственные оригинальные решения. Например, в «Электронике СС БИС» удалось реализовать выполнение операции деления, тогда как в Cray-1 была реализована лишь операция по получению обратного числа (для реализации деления, его необходимо было умножить на делимое). Для распараллеливания обработки скаляров и векторов, были выделены функциональные устройства для обработки операций с плавающей запятой — отдельно для скаляров и для векторов.

Удачным решением было применение массовой памяти на полупроводниках, занимающей промежуточное положение между оперативной и внешней памятью — в ней хранились часто используемые файлы.

Изначально разработчики были поставлены в сложные условия. Было принято политическое решение разрабатывать компьютер на базе интегральных схем предыдущего поколения (И-200), тогда как конкурирующая разработка Эльбрус-3, а также ЕС ЭВМ четвертой серии разрабатывались на базе более современных (И-300). Однако несмотря на это разработка была реализована в отличие от конкурентов

В 1985 году относительно (не была достигнута запланированная частота процессора^[1]) успешно прошёл испытания опытный образец «Электроники СС БИС-1» с одним процессором, показав производительность в 250 MFLOPS. В 1989 году прошли испытания головного образца на тестах. В 1991 году состоялись испытания системы с первой версией операционной системы, были изготовлены и налажены четыре образца, началась их установка у заказчиков. Одна из машин была соединена в двухмашинный комплекс. Пиковая производительность системы в двухмашинном варианте составляла 500 MFLOPS. В том же году был разработан проект многопроцессорной системы «Электроника СС БИС-2» с производительностью до 10 GFLOPS. Проект предполагалось реализовать на более совершенных БИС (И-400 и возможно И-500, в случае её быстрого создания). За счет этого предполагалось увеличение тактовой частоты и интегрированности систем. Кроме основных многопроцессорных машин в неё планировалось включить мониторные машины для управления системой подготовки задач, а также подсистему с массовым параллелизмом с глубиной 12 (по четыре исполнительных устройства на каждую операцию). Предполагалось достичь программной совместимости с как «СС БИС-1», так и с Cray X-MP и Cray Y-MP. В планы коллектива Института проблем кибернетики РАН входило создание неоднородной системы. Но в 1993 году, после смерти В. А. Мельникова, работы были прекращены.

^[2]

Литература

• Мельников, В. А., Митропольский Ю. И., Шнитман В. З. Научные, технологические и методические аспекты создания вычислительной системы «Электроника СС БИС — 1». — В кн.: Юбилейный сборник трудов Отделения информатики, вычислительной техники и автоматизации Российской академии наук. — М.: ОИВТА РАН, 1993.
• Иванников В. П., Гайсарян С. С., Томилин А. Н. Системное программное обеспечение вычислительной системы «Электроника ССБИС» // Труды SORUCOM-2011 (Вторая Международная конференция Развитие вычислительной техники и ее программного обеспечения в России и странах бывшего СССР; 12-16 сентября, Великий Новгород, Россия) [Сб.докладов]. — Великий Новгород, 2011. ISBN 978-5-98769-088-8

Примечания

1. ↑ Изначально планировалась частота в 100 Мегагерц, однако на испытаниях достигнута была лишь 60 Мегагерц. При этом система памяти была способна работать на запланированной частоте. Однако проблема признана не существенной и должна была быть исправлена с применением новой серии БИС И-200Б.
2. ↑ Ю.Митропольский Мультиархитектура – новая парадигма для суперкомпьютеров (рус.) // Электроника: НТБ. — 2005. — № 3. — С. 42 - 47.

Ссылки

• Наталья Дубова Последние из могикан (рус.) // Computerworld Россия. — 2000. — № 25 от 05.07.2000.
• Вычислительная система «Электроника СС БИС» на сайте «Музей истории отечественных компьютеров»

Для улучшения этой статьи желательно?: Добавить иллюстрации.